論理回路 

目次


第1節 メインメモリー

第2節 逐次制御カウンター

第3節 命令レジスター

第4節 リングカウンターによる制御とCPUの構造


テスト

Logをみる

Back
 

第7章 CPUの働き

   第7章 CPUの働き

 第3節 命令レジスター

 メインメモリーからの命令語はCPUの中の「命令レジスター instruction register」に入ります。そこに命令を解読する組み合わせ論理回路が繋がっていて、例えば加算命令であれば、加算の信号線を1にします。

 するとそれがトリガとなって加算特有の順序制御が始まります。例えばAというレジスター(A-Register)内の二進数と、Bというレジスター(B-Register)内の二進数を足し合わせ結果をまたAレジスターに戻す、という順序制御はどのようにするか考えてみましょう。下の図を見ながら理解してください。要点はA−レジスターとB−レジスターと加算回路、及びそれらの間のゲートです。ゲートは下図のように略した記号を使います。

 

 そしてCPUの中はだいたい次の図のようになっています。右上にあるのは逐次制御カウンタで、その下に命令レジスターがあります。

 

 命令レジスターはInstruction Decoder という部分でその命令がどのような種類のものか解読されます。具体的にはいくつかの出力線を持つ論理回路(「組み合わせ論理回路」)を通して、もしその命令が加算命令であれば加算を表す出力線が1になるのです。

 全体はs1,s2,s4,...と書いたリングカウンターで制御されます。特に加算命令のときはリングカウンターの1の位置がs4の後、s5,s6に移るようになっています。もし減算命令であれば別の位置にあるs5',s6'へと移ります(この図には書き込まれていませんが)。

 s5,s6に1があるとき加算特有の処理をします。s5のとき Aレジスターと Bレジスターから加算回路へのゲートが開き加算が行われます。s6のときその値(和)が Aレジスターに戻されます。